SN76489は内部レジスタの書き込みに結構時間がかかるようでREADYピンがLOWになっている期間、/CEと/WEをホールドしておかなければならないようです。
単純にそのままCPUのREADYピンへ接続してウェイトをかければいいのですが、念のためクロックで抜いて同期させようとしています。
![イメージ 3](https://cdn-ak.f.st-hatena.com/images/fotolife/O/O3I/20190804/20190804201515.jpg)
このためわざわざD-FFの74HC74を載せて1/2ユニットだけ使うため、いざ実装しようとしたら
・・・・・
![イメージ 1](https://cdn-ak.f.st-hatena.com/images/fotolife/O/O3I/20190804/20190804201504.jpg)
あら~ 幅が合わない・・
実装しようと思ったチップのパッケージが広すぎでフットプリントからはみ出てしまいます。でも隣の74HC04は同じフットプリントに収まっているのに。
調べてみるとT社のSOPは幅が広いんですね。何でDIPみたいに規格化しないのだろうと小一時間。
![イメージ 2](https://cdn-ak.f.st-hatena.com/images/fotolife/O/O3I/20190804/20190804201509.jpg)
ところで写真内にある赤いUEWはパタンミスしちゃったのではありません。(キッパリ)
SN76489のクロックをうっかりVDPの分周クロックから得るようにしていたので
VDPを実装するまでCPUのシステムクロックを頂いているわけなのです。
(でもちょっとしくったか)