どうもPLCCソケット間のパラつなぎで引き回しが破綻してそうなのでROMはワード幅の40ピンDIPのものに交換してみました。
これで少なくともアドレスバスの数珠つなぎは軽減されます。ただ場所は取るのでSRAMの置き場所に困りました。
バイト幅のROMとRAMはほぼピンアサインが同じなのでROMと亀の子に配置する・・ROMのICソケットの下に仕込むことでバス接続が大幅に楽になるというテクニックがありますがワード幅のメモリではワザとだろ、と思うくらいバラバラ。
![イメージ 2](https://cdn-ak.f.st-hatena.com/images/fotolife/O/O3I/20190804/20190804194712.jpg)
ただどうしても置き場所がないので配線上のメリットはありませんがROMの真下にSRAMを配置。オートルータをかけるとなんとか結線は完了しました
![イメージ 1](https://cdn-ak.f.st-hatena.com/images/fotolife/O/O3I/20190804/20190804194704.jpg)
基板上の部品配置イメージです
40ピンのCERDIPだらけの黒っぽい地味な基板になってきました
![イメージ 3](https://cdn-ak.f.st-hatena.com/images/fotolife/O/O3I/20190804/20190804194720.jpg)