ターゲットCPUはi486DX2/DX4ODPRに定め、まず面倒なシンボル作成に取り掛かりました。ピン数は多いですが機能は整理されていてデータバス32本、アドレスバス32本、電源関係52本はひたすらコピペ。全く使用しないつもりのキャッシュ、バースト制御、JTAG関連を除いて残った制御信号は8086と大して変わりありません
周辺デバイスはいままでのプロジェクトで使った実績があり、シンボルがあるものを寄せ集めます。ROM/RAMには16ビット幅品をつかってそれぞれ2個使い、パラレル82C55、シリアルTL16C550、システムコントローラにCPLDのEPM7064を回路図に仮置きしました。
パッケージをPLCC44ピンで揃えてますがなんとか100×100mmの基板に乗っかりそうです
ZIFソケットは3Dモデルが無いのでフットプリントだけです。周囲のPLCCソケットとは余裕があるように配置してみたのですが、本当にメカ的に干渉しないかは、ユニバーサル基板に仮置きしてみて現物合わせが要りそうです
