I/Oテスト（２）

アセンブルされたコードを偶数アドレス、奇数アドレスに分解してそれぞれROMに0番地から焼き込みます。

 

　偶数アドレス：0xB8,0x00,0x00,0xEF,0x00,0xE2,0x40,0xF7
　奇数アドレス：0x00,0xBA,0x00,0xB9,0x00,0xFE,0xEB,0x00

 

0xFFFF0から始まるリセットベクタは前回と同じなのでそのまま流用して

ROM２個を差し込み電源ONでLEDチカチカ、一発で成功しました。

 

 

 

 

CPLDの３Dのような飛び出し具合がかなり残念。

 

 

現状での基板の裏面です。

ジャンパレスでいくつもりがこれだけ追加配線が必要でしたが、それでも今までの自作基板にくらべると圧倒的な少なさです。ほとんどが配線忘れのポカミスで、そのほか80287NDPを抜いた状態でも動作するようにプルアップ抵抗を一部追加しています。

 

 

このあとはSRAMのマッピング、シリアルI/Oのチェックまでできればモニタが載せられるのでデバッグも加速します。

 

とりあえずこれで一安心で年を越せます。