ROMソケットに適当な内容のROMを挿入し、メモリアクセスが行われているかの確認をしてみました。
ROMはこれから何度も抜き差しされるのでZIFソケットを下駄にしています。
ROMの/CEは連続してアクティブになりROMが読み出されているはずなのですが何故かCPUのデータバスに反映されていません。またROMのデータピンD0～D7にはアドレスとデータがマルチプレクスされた信号が乗るはずなのですが、これがピクリとも動かないのです。
これは何かおかしい・・・回路図を見直しました。
CPUが出力するA0～A15の下8ビットは74HC573でラッチされAB0～AB7となり上位8ビットAB8～AB15とともにアドレスバスAB0～AB15になります
いっぽうデータバスはマルチプレクスされたままAD0～AD7としてメモリ、I/Oに供給されるようにしています。
そこでメモリ周りを書いたページを見ると・・・・
やらかしてました・・メモリのデータバスはDB0～DB7という名前を付けてしまっていてこれではラベルが合致しないので相互接続されません。一般的なネットだとドライブする信号1個とそれを受け取る入力が1～複数あるのでローカルな名前を付けて浮いてしまったネットはERCで引っかかる可能性がありますが双方向性のバスでは検出できません。
これは久々に派手に失敗しました。ただ補修は容易で同一信号でなければならないAD[0:7]とDB[0:7]を一本ずつつなぐだけですが。
