回路検討

29Kボードの概略設計を始めました。データシートに載っているAm29030の入出力をシンボル化したものはこんな具合です。

 ピン数は多いですが整理すればそれほど複雑でもありません。インストラクションとデータの兼用バスIDnが３２本、アドレスバスAnが３２本で４Ｇバイトのアドレス空間を持ちます。その他の制御信号もマニュアルを見ながら機能を調べて行けば何とかなりそう。さらにアプリケーションノートをいくつか見てみると具体的な回路図も出てきました。これで未使用信号の処理もわかりました。

ここでちょっと早いですがざっくりと回路構成を考えてみました。まずSRAMを32bit幅で配置。一方起動時のブートコード、モニタを収納するROMですがAm29030ではダイナミックバスサイジングの機能があるので8bit幅接続とします。こうしておけばデバッグ時に抜き差しするROMが１個で済むという最大のメリットがあります。外部I/Fとしてパラレル8255とシリアル8530、制御信号の生成はGALまたはCPLDにつないでおき修正が容易にできるようにするといういつものやり方です。