1MビットSRAMを4個と386/387のZIFソケットを実装。 もっとも取り付けに苦労すると思われていた所がクリアできました。 実は386ZIFソケットは最初どうしても一部のピンが穴に入らず、スルピンで穴の径が 小さいのか、穴の格子配置の精度が悪いのかさんざん悩…

PGAなど多ピンの部品は穴間隔の精度が悪いと挿入が非常に難しいということが判っていて さらにスルピンで径が細くなったの穴に部品の足がささるか？というのが一番の気がかりでした。 しかしやってみると意外にすんなりROMソケットは挿入できました 裏側 背…

全てのスルーホール、ビアにピンを打ち込んで完成しました。 加工中に銅箔が酸化したり、スルピン加工でヤニの焦げが残っていたりしたのので ピンの周辺をクレンザーで磨いてフラックスを塗っておきました。 今になって思えば、穴あけ、スルピン加工してから…

スルピン処理は始める前はかなり不安感がありましたが 実際やってみると結構簡単にできるので感心しています これが作業台です。ポンチ時はかなり衝撃があるので、音もうるさいし 受けもしっかりしていないとカシメもうまくいかないと思い、 下敷きに厚さ10m…

スルピンをハンダ付けした後、シュッ太郎でハンダ除去しますが、 ハンダかすが孔に残っていたりするので、リーマ代わりに φ0.6のドリルをピンバイスに付けて軽くさらっておきます 見た目はいまいちですがPGAピン部分は完成 この加工でスルピンの円筒状の銅箔…

表裏のパタンをつなぐだけでスルーホールでなくて良いビアには スルピンを使うのはもったいありません φ0.55の銅線を穴に挿してカット、あとはスルピンと同じように オートポンチで叩いてあります

スルピン加工を本格的に始めました。 １発のコストがとにかく高いので必要最小限にしか使いません。 つまり部品面で部品の下に隠れてしまうスルーホールで、且つ部品面のラインと接続されているもの に限っています（貧乏モード） ハンダ面のハンダ付けは自…

あとスルーホール加工が残っていますが、搭載部品の準備も始めています。 CPLDやROMに使かうPLCCソケットは黒いモールドのものを手持していましたが 黒いデバイスが映えるようにわざわざベージュのモールドのものを買ってきました

φ3.2で取り付け穴も開けて完了 全穴数938個でした。つらかった～

スルピンを0.85mmのドリルで開けた穴に挿入、右上のものはこれをオートポンチでカシメた状態です ハンダ付けします この後、「はんだシュッ太郎」でハンダを除去すると・・・ 一応スルーホールの完成

オークションで入手したドリルに換えてからあなあけがとてもスムーズ。 ガラエポ基板にほとんど抵抗なくさくさくと穴あけできます。 もう8割がた完了です。

オークションで0.85mm超硬ドリルを見つけ落札しました 未使用50本で\1500なんでかなり安いと思います。

スルーホールが必要なICピンの穴を開け始めましたがここでスルピンキットの 試し打ちをやってみました 0.8mmの超硬ドリルで開けた穴には挿入できないので、キット付属の0.83mm半月ドリルで 穴をあけますが、このドリルはバリがひどく出ます。しかも高いので…

穴位置の表裏のアライメントが良くても、最初のドリル位置がずれてしまったら しょうがないです。 穴位置はエッチングしてあるのであたりは付けられますが表面反射で見にくいので 基板の下から照明してみました 工作台に超高輝度LEDを置いて その上にドリル…

まずは部品の足がささるスルーホールではなく単独で基板表裏を接続するビア用の φ0.6の穴を開けます。 ピンが貫通しないビアではスルピンを使うのはもったいないので錫メッキ線で表裏を接続します。 ドリルを手持ちで開けようとすると斜めに穴が貫通した場合…

単独のランド部分に塗っていたマスキング剤も剥がしたので これからいよいよ穴開けです

マスキングテープを貼っていた所だけまず剥がしてみました

ICピン以外のランドにはマスキングゾルを塗ってからグリーンレジストを全面に吹き付けました。 １回吹いた後、なんとなく薄いような気がして２度塗りしたらやはりうまくいきません。 光沢のないマット仕上げになってしまいましたがまあこれで良しとします

ランド部分のグリーンレジストをあとから剥がすのはえらい面倒で 386基板のようにピン数が多いとやってられません。 レジストを吹く前にPGA、QFP、SOPのICピンにマスキングテープを貼っておきます。

サンハヤトのスルピンキット買ってしまいました。 むちゃくちゃ高いです。9000円。 ネットを検索しても使用例が少なく、あっても ・面倒 ・信頼性が低い ・ランニングコスト高い と全く評価がダメダメです。 また仕上がり状態を見てもお世辞にもきれいとはい…

修正したパタンをフィルムへ出力しマスクを完成させました 露光、現像はオーバ気味でそれぞれ12分、1分です。 両面基板をエッチングするとき、下の面がバットの底で擦れて傷が付くことがあったので チャック付きのビニール袋に入れてエッチングしてます やっ…

表と裏面のマスクを切り出し、印字面が内側になるように貼り合わせようとしたところで 表面実装のＳＲＡＭの幅がどうも狭いような気がしてきました 現物合わせしてみるとフットプリントの間隔が1mmくらい狭く、足がはみ出てしまいます。 急遽パタン図を手直…

週末、実家に帰ったときに父親のＰＣ＆プリンタで版下出力。 専用フィルムに新しいものを使ったのが良かったのかキャノンのIP4300（最大9600×2400dpi解像度） が良かったのかピン間２本もなんとかＯＫっぽい。 ただ、今まではBJ-F360（最大1440×720dpi解像度…

今までに設計したパタン図を３枚まとめてA4に収まるようにして出力しました。 前回使用したサンハヤトの専用シートの余りを使ったのですが、どうもインクの乗りが悪い。 ぱっと見大丈夫ですが、黒ベタ部にかすれがあったり、細いパタンを顕微鏡で見ると イン…

仮版下を紙に出力してみるとラインの0.2mm幅があまりに貧弱で ちゃんとエッチングできるか不安になってきました。 今の配線の込み具合だとなんとか0.3mmまでは太くできそうなので ライン幅の変更を行いました。 ＰＣＢＥでは一度入力したラインのアパーチャ…

今のデザインルールではもう新しいラインが引けそうもありません。 電源周りをベタ塗りしたりしてそろそろ完成です。 やっぱりシロウト工作だとランドやビアが小径に出来ないのがネックになってます。 これからスルーホールやピン間２本が果たしてうまくいく…

ぼちぼちルートの新しい解がなくなり手詰まり状態です。 パタンのない広い空きエリアをGNDでベタで埋めたり パタン間隔が狭いところは微調整などしてます。 図はシリアルDsub周り。 シリアルコントローラにに手持ちのuPC72001が使えるように パタンを引いて…

パタンの引き回しはなかなか進みませんがCPLD、周辺ICくらいまでいったところ。 信号線の接続はそろそろ諦めてUEWに任せ、電源周りのパタンを強化して行こうと思います

ROM-RAM間のアドレスバスの渡しがかなり本数があり 小さいVIAを使って何とか引いていたのでVIA径の変更でだいぶ直さなければなりません。 いろいろ思考錯誤してやっと収まりをつけたところ。

基板２層のパタンをビアで切替えながら引いていくと 意外にもスイスイ出来るので調子に乗ってI/O周りまでやってしまいました。 ところがためしに原寸で版下出力してみるとφ0.6のビアなんて絶対ムリ！ と今になって気づきました。 大体、ドリルにφ0.6～0.8位…