簡単な2入力NANDのロジックが動いてないわけで、これはABELのコンパイル結果が問題なのかはたまたGALライタの動作がおかしいのか・・ (むろん後者でしょうが)
まずは切り分けのためにロジック入力を実績のある回路図入力に切替えてみます
メモリアクセス周りのみを抜き出すとたったこれだけのロジックなんですが
![イメージ 1](https://cdn-ak.f.st-hatena.com/images/fotolife/O/O3I/20190804/20190804185421.jpg)
コンパイルすると、論理式もまんま期待通りです
![イメージ 2](https://cdn-ak.f.st-hatena.com/images/fotolife/O/O3I/20190804/20190804185424.jpg)
自作ROM/GALライタでは書込みにはエラーも出ず、ベリファイもOK。
単なるゲート動作なので、ロジックを書き込んだGALをブレッドボード上でテストしてみました・・・・![イメージ 3](https://cdn-ak.f.st-hatena.com/images/fotolife/O/O3I/20190804/20190804185428.jpg)
ところがこれが全く動かず。
GALライタ自体のデバッグ時にうまくいっていたJEDファイルでもダメ・・・・
あれからライタのファーム、ホストプラグラムに手を加えたので何かバグを仕込んだかもしれません
計測器とかプログラマとかリファレンスになる側がおかしいと何をやってんだかわからなくなるというマズいパタンになりそうです
また前から気付いていましたがGALは何故か非常にラッチアップしやすいのです。
ブレッドボード上でテストしているときにテスト棒などでうっかりピン間をショートさせたりするとたちまち電源電流が1A近くまで跳ね上がり電源を切るまでパッケージがチンチンに熱くなります
これで壊したっていう事もあるかもしれません