つなぐところはつないで一応ERCの警告は0にしたうえでオートルータをかけてみました。回路図自体の直しはまだ多少あるかもしれませんが、規模として引ききれるかどうか、変なところに配線が集中しないかの見積もりのためです
ラッツネストは恐ろしい状況でしたがルーティングは思ったより早く20分ほどで完了。そこから最適化を開始、1時間くらいで200個程度あったビアが130個くらいに減少したところでいったん打ち切りました。ICにスルーホール品が多いためかビアは少なめです。
全体には結構余裕がありますが細かいところをチェックしていきます。
たとえばPLCCのROMとDIPのRAMに間にかなりの本数のラインが通過するのでここはもう少し隙間を広げられないかとか
CPU用のクロック発振器が信号線の流れを邪魔するように置かれていて、あまりラインを通さないほうが良いとされる発振器の真下に通っていたりするので。これは発振器自体の位置をずらすとか・・
いろいろ位置調整して現状のラインを全部剥がして再度オートルータにかけることにします
