クロック整形

鈍っているクロックを整形するためにシュミットトリガを通してCPLDへ注入することにします。規模の大きいPLD/FPGAであれば入力特性を設定できるかもしれませんが、ここでは小さい青のブレッドボードに74HC14を載せ、論理をもとに戻すため2段かましてEPM7064に接続してあります。返す返すも回路決め打ちのPLCCアダプタを外注しなくて良かった・・

この対応の入出力波形です。上がMC14500が出力したなまったクロック。下がCPLDに入力されるクロックで、改善後の立上り時間を測っていませんが74HC14の出力特性をデータシートで見るとtyp4ns、max8nsなので十分高速です。

この回路でプログラムを実行させるとアドレスの跳躍もなく正常に動作するようになりました。