CPU単体で動作を確認するためCPUに入力される信号でCPLDが生成しているものを確定しておきます。 CPLD(EPM7064S)の仮ロジックをQuartusⅡで回路図入力しました。REQ/WAIT関係はとりあえず「0」に固定、CPUから出力される周辺用クロックを分周してチェックでき…
引用をストックしました
引用するにはまずログインしてください
引用をストックできませんでした。再度お試しください
限定公開記事のため引用できません。