CPUがアドレスストローブADS#を出してから一定時間READY#を遅らす ロジックをCPLDに組込みウェイトを挿入するようにしました この回路ではCPUクロックは20MHzでSRAMに１ウェイト、ROM、周辺I/Oには１２ウェイト入る ようになっています １２ウェイトは入れす…

どうもSRAMの動作が不安定のようです。 プログラムを置いたエリア以外のSRAMに一定パタンを書込み あとから読み出すとところどころデータエラーが発生します。 ハード原因のように見えるのでCPUCLKを落としたりウェイトを挿入したりしても状況が変わらないの…