液晶表示器のEクロックはI/Oアドレスデコーダの出力をそのまま使っていますが、
現状、I/Oはすべて1ウェイト入っているのでアドレス+I/Oストローブ信号から生成されるパルスは100+100nsで200nsあります。
ch.1：Eクロック
ch.2：READY信号
液晶表示器のコントローラが要求するEクロックはオリジナルのHD44780では230ns以上となっていて少し足りません。おそらく実際には動作してしまうと思いますけど。
そこでLCDは２ウェイト挿入するためにREADY生成回路を見直ししました。
ROMと他のI/Oはいままでどおり１ウェイト、RAMは０ウェイトと異なるウェイト数のデバイスを混在させるため、シフトレジスタによってチップセレクト信号を遅延させてREADYに返す回路をCPLDに組み込みました。
変更後のEクロックの波形です
２ウェイト挿入でパルス幅が300nsになり、規格を満たしています
