液晶表示器のEクロックはI/Oアドレスデコーダの出力をそのまま使っていますが、
現状、I/Oはすべて1ウェイト入っているのでアドレス+I/Oストローブ信号から生成されるパルスは100+100nsで200nsあります。
ch.1:Eクロック
ch.2:READY信号
![イメージ 1](https://cdn-ak.f.st-hatena.com/images/fotolife/O/O3I/20190804/20190804130535.jpg)
液晶表示器のコントローラが要求するEクロックはオリジナルのHD44780では230ns以上となっていて少し足りません。おそらく実際には動作してしまうと思いますけど。
![イメージ 4](https://cdn-ak.f.st-hatena.com/images/fotolife/O/O3I/20190804/20190804130549.jpg)
そこでLCDは2ウェイト挿入するためにREADY生成回路を見直ししました。
ROMと他のI/Oはいままでどおり1ウェイト、RAMは0ウェイトと異なるウェイト数のデバイスを混在させるため、シフトレジスタによってチップセレクト信号を遅延させてREADYに返す回路をCPLDに組み込みました。
![イメージ 2](https://cdn-ak.f.st-hatena.com/images/fotolife/O/O3I/20190804/20190804130541.jpg)
変更後のEクロックの波形です
2ウェイト挿入でパルス幅が300nsになり、規格を満たしています
![イメージ 3](https://cdn-ak.f.st-hatena.com/images/fotolife/O/O3I/20190804/20190804130545.jpg)