これはもう、前のオシロ波形で答えわかっちゃてるんですが、要するにＲＯＭアクセスにウェイトが挿入されちゃってるのですね。
８７５５のデータシートによると８７５５のＲＯＭ・Ｉ／Ｏをアクセスすると／ＣＳアクティブから次のＣＬＫ立上がりまでＲＥＡＤＹがネゲートされるとちゃんと書いてあります（前のオシロ波形のｃｈ２がＲＥＡＤＹ）
８０８５はこれを見てウェイトサイクルを挿入していると。
となるとコツコツとクロック数を勘定したシリアルの時間調整が全部無駄・・・
１バイトフェッチに１ウェイト入るのでたぶん時間調整ルーチンから命令バイト数分現在の消費クロック数を減らしてやればいいんでしょうがループ回数を再計算するのが面倒だしもうＲＥＡＤＹ線をちょん切って８７５５をノーウェイトで動作させてしまいました。
またＲＥＡＤＹピンの配置がよく考えられていて、切っちゃうのがもったいないくらい最適なパタンになってます
８０８５側にＲＥＡＤＹピンをプルアップしておいたので切断するだけでノーウェイト動作となります
ＴＸ波形でスタートビット幅は５２ｕｓ、１９２００ｂａｕｄになりました。
ターミナル上でもちゃんと連続したキャラクタが受信できています。
このまま水晶を９．８３０４ＭＨｚに交換すれば３８４００ｂａｕｄになるかもしれませんがノーウェイトなので８７５５が危なそう。
とりあえずこの速度でがまんしておきます。
