CPU実験室

誰も見向きもしない古いCPUをいじって動かしてみようというプロジェクトです

バス配線続き

イメージ 1

今日のノルマD16-D23を配線。

パタンチェックも並行して進めていますがここに来てどえらいミスを発見。
データバス最下位D0-D7はROM、RAMとI/Oの8ビットLED出力とuPD72001シリアルコントローラに
接続されていますがI/Oへのビット並びがむちゃくちゃにパタン接続されていました。
ビット並びの意味付けが無いRAMへのデータバス接続はむちゃくちゃで良いので最短距離でパタンを引き
そのままの状態でI/Oへも数珠繋ぎしてました。
パタンは直せないのでI/Oにデータ入出力するときはビットを並び替えるソフト処理を挿入しなければ
なりません