UP#の説明でCPUをバスから切り離すの意で「3-state」の語が使われているのでこれでマニュアルを検索するとこんな記述が出てきました
CPUに内蔵された特殊なテストモードで全ての出力／双方向ピンを切り離すとあります。しかも通常のバス操作では切り離されないHLDA,BREQも含まれるとあるので、今起きている事象そのもので、これが当たっているようです
このテストモードの起動方法はリセット解除時にFLUSH#信号をLOWにしておくことによりますが、FLUSH#信号はCPLDでデータバスD0をラッチして生成しています。ところがこのFFはリセット信号でクリアしているので起動時FLUSH#=0になるのは明らかです
/Qに接続すればいいのですが取り急ぎFF出力から切り離しVcc固定にしておきます
この回路は既存CPUボードのCPLDロジックをそのまま持ってきたつもりでしたがXC95108のロジックを見直してみたら出力をちゃんと反転してました。一般的にリセット時には制御信号はネゲートでなければダメですね
