配線の補修で動作もOK。ほっとしました。 ついでにCPLDへの引き込む信号も整理したのでロジックに少し手を入れます。 現状ではROMとRAMのエリアは固定でそれぞれ半分しか生かしていませんでしたが ここでROM制御信号を1つ設けて全域RAMに切替えるようにして…

表裏の導通が無いランドは接続先とつながる部分までUEWを飛ばして補修しました なんだかんだとだんだんジャンパが増えてきます 全てリードの足が基板の穴を通るスルーホール部品であればジャンパによる補修は半田面だけで 済むわけですが、表面実装部品を多…