とりあえず旧LCD制御基板のCPLDのプロジェクトファイルをそっくりコピーしてきました。 全体の設計はXILINX WebPackの回路図入力ですが、水平垂直同期パルスの発生やV RAMアドレスカウンタからなる心臓部のLCDCというモジュールの内部はVHDLで記述しています…
引用をストックしました
引用するにはまずログインしてください
引用をストックできませんでした。再度お試しください
限定公開記事のため引用できません。