CPU実験室

誰も見向きもしない古いCPUをいじって動かしてみようというプロジェクトです

CPLD設計変更

イメージ 1

イメージ 2

周辺制御のためのCPLDが入出力ピンが不足になってしまったので、
基本ロジックを練り直し。
I/O空間デコードの為に引き込んでいたアドレス線を削減し、
デコードを簡略化しました。
デコードに使うアドレス線はA23からA18の最上位6本として

000000XXXXXXXXXXXXXXXXXX : 000000-03FFFF ROM空間
000001XXXXXXXXXXXXXXXXXX : 040000-07FFFF RAM空間
111000XXXXXXXXXXXXXXXXXX : E00000 MC68901
111001XXXXXXXXXXXXXXXXXX : E40000 パラレルI/O
111010XXXXXXXXXXXXXXXXXX : E80000 7セグLED
111100XXXXXXXXXXXXXXXXXX : F00000 LCD左半分     
111101XXXXXXXXXXXXXXXXXX : F40000 LCD右半分

という具合に割り付け、ピン数もなんとか収まりました。
デコードが簡略化したのでI/O空間に膨大なイメージが発生するのと
I/Oアクセスに符号拡張による絶対ショートアドレッシングが使えなくなり
ますがしかたがありません。