去年からの懸案、CPLD内のウェイトジェネレータの修正をしてみました。現状では全アクセスエリアで4waitかかってしまいますが、SRAMはアクセスタイムが20nsなのでウェイトはもっと少なくてもよいはずです。
そこで以下のようにロジックを追加しました。SRAMアクセス(MIO=1、A19=0)とそれ以外ROMやI/Oでウェイトカウンタのタップを切り替えています
組込みモニタがROM領域(MIO=1、A19=1)を連続アクセスしている状況では従来通り4wait（1/32MHz×4=125ns）かかります
ch1：ADS#、ch2：RDY#
一方、SRAM領域(MIO=1、A19=0)にループプログラムをDLLしてそこに制御を移しSRAMを連続アクセスすると1wait（1/32MHz×1=31ns）になりました
ch1：ADS#、ch2：RDY#
