メモリマップ

ＣＰＵ周りの確認となると、すでにバスバッファが実装済である、互いに入出力がある・・

ということもあり単独ではできず一気に実装してチェックしなければなりません。

メモリのコントロールが遊んでいるとバスも確定しないのでアドレスデコーダもやっつけておきます

 

先ずはメモリマップです

ＲＯＭにワード幅の27C4095（512kB）、SRAMもワード幅のIDT71016（128KB）を使っているのでＲＯＭはリセットベクタを含むアドレス上位、ＳＲＡＭは割込みベクタテーブルが配置される先頭番地に配置するとメモリマップは自ずからこうなります

20ビット1Mバイトのメモリ空間のうち半分はROMなのでそのイネーブルはA19=1。

SRAMは00000～1FFFFなのでA19=0　かつ　A18=0　かつ　A17=0。

A16～A0はDon't CareでSRAMをイネーブルにすればよいのでアドレスデコードも

単純です

Ｉ／Ｏはまだ実装していませんが、これもあとから１つづつ確認していくのでチップイネーブルはとりあえずネゲートしておきます