CPU周りの実装が完了しましたが、CPLDのロジックがまだ仮でチップセレクトを出せないのでメモリをアクセスすることはできません。
この状態で起動するとCPUはバスからコードをフェッチしようとしますが結局有効なデータが無いので取得したデタラメなコード（多分0xffff）を実行して暴走状態になるはずです。ただそれでもバスのアクセス状態は見えるはずなのでロジアナをつないでみました
でかいロジアナを引っ張り出してくるのはめんどくさいのでここは久しぶりに自作ロジアナの出番です。全てのバス制御信号を生成する82288をグラバで集中攻撃します
ここで使っているプローブですがICクリップの付いたフラットケーブルが安く売ってたので使ってみましたが、んー、品質があまり良くないですね。
メーカー製の高級品だと先端のフックがステンレスのバネ材だったりしますがこれはリン青銅の板を曲げただけ。食い付が悪いし、すぐぴょこんと外れたりするので作業性がよろしくありません。
とりあえず外れないうちに何とか測定完了。
最高速でも64Mspsですが8MHzのクロックがこのように取れてるので結構このロジアナ使えます。
CPUから出力されるバスサイクルステータス/S0/,S1をデコードしてメモリのリードライト信号、アドレスラッチ、データイネーブル等の信号が正常に出ていて82288も動作が確認できました。
CPUがフェッチしているコードまでは不明ですがメモリを2回読んで1回書く、という動作を繰り返しているようです。
