CPU実験室

誰も見向きもしない古いCPUをいじって動かしてみようというプロジェクトです

V53裏面配線つづき

イメージ 1

V53基板裏面のUEW配線も8割がた終わったところです。

搭載するファームもそろそろ検討。
CPLDのロジックで1MビットのROMを0xE0000から0xFFFFFに8ビット幅で割り付けています。
V53にはメモリが1Mバイト空間の通常アドレスモード(8086互換)と16Mバイト空間の
拡張アドレスモードの切り替えができますがリセット時には通常アドレスモードで起動するので
8086と同じように0xFFFF0がリセットベクタになります。
まずはCPUが動作するかどうかの試験として
FFFF0  JMP $
から始めて各信号のチェックをする予定。

0xFFFF0はROMでのアドレスで言うと0x1FFF0になるので
1FFF0:EA 00 00 FF FF (JMP_FAR FFFF:0000)

をROMに書くことになります