スタック段数を増やすためにCPLDをEPM7128に交換してロジックをインプリメントしました。ピンアサインは指定せずコンパイラに任せた結果、並びはぐちゃぐちゃになりましたがロジックサイズが抑えられ、スタック段数DEPTH=7まで入りました。きりが悪いですが7レベルあればもう十分でしょう。この時のレポートを見ると
Total macrocells 123 / 128 ( 96 % )
Total pins 35 / 68 ( 51 % )
パッケージが大きくなるのでピンは相当余りますがマクロセルはいい感じに有効利用してます。
これでサブルーチンが7段まで使えるようになったので、8ビット加算ADD_A_Bをサブルーチン化しメインルーチンを書き直しました。
処理部分はそっくりCALLする形ですが見た目は8ビットCPUのコードと何の遜色もありません。
さて実機確認です。CPLD基板に84ピンPLCCのEMP7128を載せ、ICU基板とジャンパケーブルで結んでいます。またまた配線がすごいことになってますが期待通りに正常動作しました。