周辺ロジック設計

バス制御信号などの生成ロジックはCPLDに全部入れてしまいます。
XILINX ISEでクロック生成、アドレスデコーダを回路図入力し
XC95108にフィッテングさせます