CPU実験室

誰も見向きもしない古いCPUをいじって動かしてみようというプロジェクトです

配線一部完了

イメージ 1

イメージ 2

UEWによるジャンパ配線もMC68091回りと拡張バスを除いて完了。
PGAソケットの裏あたりは配線が込んでいるけど全体はわりとスッキリで済んでます。

今回パタンの引き回しミスは無いようでしたが/BERRピンを双方向信号と間違えて
オープンコレクタでドライブしていたり、
逆にオープンコレクタ出力とすべき/DTACKピンにCPLDの出力を直接つないでいたり
信号線処理の設計の詰めが甘かったですね。安直にCPLDの自由度に頼ってます。
本当は出力のマクロセルをオープンドレインに設定できればいいのですが。