チカチカ実行中のパラレルポート74VHC574のクロック端子を見ると大体130kHzでラッチされています
![イメージ 1](https://cdn-ak.f.st-hatena.com/images/fotolife/O/O3I/20190804/20190804202128.jpg)
TMS9995の各インストラクションの実行サイクルはマニュアルに記載がありますが、オペコード、オペランドがONchipかOFFchipか、バイトアクセスかワードアクセスか、アドレッシングモードは何か・・・・
と複数の表から引き当てなければならずなかなか計算が合いませんが
マスタクロックサイクルが12MHzを4分周した3MHzであるので、ループ一周にざっくり3MHz/130kHz=23クロックサイクルを要していることになります
![イメージ 2](https://cdn-ak.f.st-hatena.com/images/fotolife/O/O3I/20190804/20190804202131.jpg)
データバスをラッチで抜いている部分の拡大ですが、100nsオーダのゆっくりしたタイミングで全く問題なさそうです