回路規模削減

ISE上で追加のピンと内部回路を定義したら
回路が入りきらないとエラーになってしまいました
回路図上で冗長なロジックなどを整理したのですが既にISE内部で最適化、圧縮が行われているので
出力は全く変わりません

やむなくタイマの入力クロックを生成するプリスケーラを6bitから4bitに縮小しました

これでようやく80387NDP、LCDへのI/Fもぎりぎり入りました

あとタイマのタイムアウト出力でCPUに割り込みを掛けられるようにしたいのですが
マスク可能割込み/INTRで行うには8259相当の割込みベクタを送出するロジックを組み込まなければ
なりませんが、これは空きロジックが無いので全く無理。
タイマ制御レジスタでゲートしてからマスク不可割込み/NMIに入力する位ならばなんとか入るか
というところです