基板を起こすときに元の回路設計でミスがあると台無しなので、今バラックで動作している回路をそのまま落とし込もうとしていますが、影響がない範囲で改善をしています。I/O、データメモリのチップセレクトはデコーダと数個のゲートで構成していましたが（しかもそこで正論理/負論理をしくった）ここはGALに置き換え。実装面積も小さくなるし、アドレスデコードをきめ細かくすることでイメージを減らしデータメモリを有効活用できます。
いままでは実効アドレス12bit（4096ワード）を最上位ビットのみざっくりデコードしてI/O2048ワード、メモリ2048ワードでしたがGAL化によりI/Oを下位256ワードに押し込みデータメモリを3840ワードもの広大（！）な領域が使えるようになります。
下の方に３個並んだアナログSWは「定数レジスタ」です。ICUはプログラムコードに即値を置けないのでデータバスから拾ってきますが上からリザルト出力、「１」レベル、「０」レベルの固定値が読み取れます。リザルト出力を読む、というのは全く意味がなくZ80で云えば「LD A,A」と同じなのですがNOPの代わりくらいにはなります。
