最後に気になったところはGAL内のロジック設計です。今回の回路変更でGALへの入出力信号線は次のようになっています。 基本的にメモリやI/Oへのチップセレクト信号の生成なのでAND項だけで合成できる小規模PLDの最も得意とするところで、例に…
引用をストックしました
引用するにはまずログインしてください
引用をストックできませんでした。再度お試しください
限定公開記事のため引用できません。